基于高级包装 +高级流程，英特尔构建了可信赖的

在2025年的英特尔铸造会议上，英特尔宣布了最新的技术流程，包括18A-P，14A等，并在高级包装领域介绍了创新技术和突破，同时在他自己和生态系统合作伙伴之间共享广泛而深厚的合作。英特尔首席执行官Lip-butan在他的主要演讲中分享了英特尔铸造厂的最新发展和发展优先事项，而特色是英特尔正在努力促进其铸造策略的下一阶段。此外，英特尔铸造厂首席技术和运营官Naga Chandrasekaran和Foundry Services总经理Kevin O'Buckley还分别发表了主题演讲，展示了该过程中的最新发展和高级包装，并专注于全球各种知识分子制造和供应链布局的独立性。 “ Trust”是Intel Foundry Conference Ses演讲的主要语气中最常见的单词Sion：工具和IP生态系统合作伙伴，客户服务和可预测的执行以及技术 +全球能力，它以客户重点生成了英特尔可信赖的技术和制造理念。受信任和经过验证的生态系统合作伙伴还提供了全面的IP投资组合，EDA和设计服务解决方案的Intel OEM，该解决方案支持英特尔OEM开发并促进技术开发。作为标志性的全栈系统级铸造厂，英特尔铸造厂始终专注于向客户提供领先的流程技术和先进的包装技术。英特尔铸造厂拥有一项行业领先的技术，丰富的IP投资组合，第一克拉斯芯片设计生态系统以及全球制造链的灵活操作，并且可以结合这些优势，为客户提供高质量的铸造厂服务。 ·高级包装技术丰富的投资组合为客户提供了各种服务。英特尔首席执行官Chen Liwu说：“英特尔致力于开发抬起铸造厂世界一流，以满足对切割过程，高级包装和制造过程的技术过程不断增长的需求。我们的首要任务是倾听我们的客户，并提供有助于他们成功的文化，以促进整个生态系统的合作。从现在的角度来看，半导体将仍然是现代和未来社会的基础，尤其是在AI驱动的贫困中，半导体的重要性仍然更深。 Chen Liwu认为，半导体行业将在2030年超过1万亿美元，而AI将是非常重要的驱动力。同时，英特尔将在此过程中发挥关键作用。英特尔铸造厂服务致力于开发无缝的高级包装过程，以创建更好的通用设计。对于即将到来的Intel 18A高级节点流程，任何客户都可以通过丰富的EDA解决方案设计并利用Sari -Sari -Sari -Advanced Terl OEM包装技术的帮助很快从设计到制造，然后包装完成了整个制造过程。为了响应先进的包装需求，英特尔铸造厂使用诸如Intel 14A和Intel 18A-P之类的Pronode节点提供系统集成服务，并且通过Foveros Direct（3D堆叠）和EMIB（2.5D桥）技术实现了连接性。同时，英特尔还将为客户提供新的高级包装技术，包括EMIB-T，用于未来的高带宽内存要求；在Foveros3D高级包装技术方面，Foveros-R和Foveros-B还将为客户提供更好和灵活的选择。实际上，在过程中拥有强大的技术很重要，但是还需要需要先进的包装功能，因为扣押包装益处对于改善芯片性能至关重要。同时，先进的包装技术可以增加和增强高级过程的价值，例如Intel 18A和Intel 18A-P。英特尔PAC在过去的50年中，Kaging Technology一直持续出现，并且一直处于行业的领先地位。如果是电线粘合体（Wire-Bondqfn/QFP），翻盖片剂，翻转芯片多芯片等，是经典的传统包装形式。除了探索2.5D和3D包装技术（例如EMIB和Foveros）的技能外，英特尔还在包装级别积累了许多技术积累。 EMIB（嵌入式多芯片互连桥）是众所周知的英特尔包装技术。自2017年使用以来，许多英特尔芯片都包裹在EMIB技术中。如今，它不仅包含EMIB 2.5D，还捕获了EMIB 3.5D。前者支持单层芯片和HBM（高带宽存储）堆叠，芯片通过基板上的微硅桥连接。 EMIB是一种精细的包装方法，当需要高密度的芯片间连接并希望在芯片之间实现低功率连接时。西里拉R到EMIB 3.5D，均使用嵌入在底物中的硅桥技术桥梁。但区别在于，EMIB 3.5D推出了3D技术。当我们在基础上建造建筑物时，芯片层穿过层。此外，芯片可以像插头一样用主动或被动基材堆叠。因此，EMIB 3.5D不仅是EMIB的好处，而且还增加了幼犬的灵活性。更适合适合垂直堆叠的IP。其余的是自2019年以来推出的Foveros技术，其中包括Foveros 2.5D和Foveros 3D。与EMIB 3.5D相似，Foveros技术可以与其他媒介技术结合使用。 Foveros 2.5D可以连接到芯片和基于Waferang焊料的连接，而不是基板连接。当芯片组将高速I/或与较小的芯片组分开时，使用此方法。而现在，英特尔已经引入了Foveros Direct Technology到Foveros Technology Family。这不是士兵到士兵的连接，而是铜之间的债券。这种连接方法提供了最高的带宽和最低的电力连贯性，从而提供了出色的性能和能源效率。此外，在与AI和HPC相关的产品中，可以在实际包装中使用各种技术。例如，Foveros Direct 3D用于同时连接到HBM，并最终形成EMIB 3.5D软件包。这些不同的包装技术并非都独有，但很容易遇到完整的包装。面对AI时期的各种需求，英特尔OEM还及时组织了其整体方法，以提供更灵活的服务。例如，客户可以选择英特尔包装技术，但是制作芯片可能来自其他铸造厂。或者客户只需要英特尔的模具排序解决方案，也可以单独提供。在晶圆制造水平上，英特尔铸造厂采用了相同的方法，这种flexib我可以根据客户的需求为客户提供更重要的服务。实际上，英特尔长期以来一直与TSMC和三星等其他铸造厂合作，并制定了兼容的设计策略，以确保这些铸造厂制造的瓦金MIT可能与英特尔包装技术兼容。它为客户提供了更多的选择，使他们可以自由地结合不同供应商的技术。在制造业领域，亚利桑那州的英特尔Fab52工厂成功完成了Intel18a的大量跑步，这标志着在工厂制作第一批瓦金（Wafers）的成功测试，并在高级劳动过程中展示了英特尔的发展。 Intel18a节点的批量生产是在俄勒冈Fab中首次实施的，而在亚利桑那州的工党有望在今年晚些时候进入RAMPUP。 ·在释放该过程的新技术过程和Intel 18A成功的技术过程方面，英特尔OEM合作了随着英特尔14A技术过程中的主要客户，并发送了Intel 14A PDK（流程过程）的早期版本。这些客户已经表达了根据此节点进行测试芯片的愿望。与英特尔18A使用的Powervia电源技术相比，Intel14a将使用PowerDirect Direct Contact Point电源技术。同时，该节点的Intel 18A过程进入了风险阶段，并将在今年内正式进行大规模劳动。 Intel OEM生态系统合作伙伴能够为EDA，参考过程和知识许可提供电话18A支持，这使客户可以根据该节点启动产品设计。对于英特尔而言，英特尔18A技术流程在历史上提供了非常重要的任务。在此过程节点中，英特尔带来了两种基本的突破性技术：彩色技术是大门门的完全耗尽的技术和SU Technologypowervia的电气pply。完全强烈的栅极晶体管TEC的功能区HNOLOGY是破坏由半导体芯片泄漏引起的常见加热问题的诅咒的关键。在芯片工艺技术的持续发展过程中，随着芯片密度的不断增加，这个问题变得越来越普遍和严重，丝带FET是解决这一挑战的有效解决方案。通过十多年来，英特尔（Intel）是英特尔（Intel）最重要的晶体管技术之一，英特尔（Intel）实施了完全广泛的栅极体系结构（GAA），并具有垂直堆叠的色带通道，提高了晶体管的密度和能量效率，从而实现了准确的当前控制，并减少了进一步的问题，以实现进一步的跨跨晶体管收缩问题。同时，功能区还可以通过每瓦，最小电压（VMIN）操作和静电性能提高性能。无论电压是什么，它都可以提供更强的电流驾驶，从而使晶体管开关更快，从而进一步改善了晶体管性能。该功能区还通过不同的带和多种类型的阈值（VT）电压提供了高度的调节性，从而为芯片设计带来了更大的灵活性。作为半导体芯片最关键的成分，晶体管将直接影响性能。在当天至今的应用中，我们特别注意加热PC处理器的问题。由热量积聚引起的处理器频率的下降是影响性能体验的最可理解的因素。改善半导体芯片的性能已经与晶体管的密度紧密连接。芯片的芯片区域以及晶体管密度的增加似乎是一组冲突因素。因此，需要完全包围栅极晶体管的突破性技术，以打破障碍物，并确保在增加的晶体管增加密度增加中性能的性能不受当前和T的影响皇帝。 Powervia Back电源技术是Intel 18A过程技术的主要技术成功。英特尔领导了Powervia在该行业中实施Powervia的电源技术，一旦修订了芯片。在半导体领域，越来越多的使用情况需要较小尺寸，更高的密度和更强的性能以满足计算强度的需求，而Egor -Mumon -Mumon信号线和电源始终在晶圆中“抓住”相同的空间，从而导致了晶体管的进一步微型化的晶体管造成的难度。 Powervia的后侧供应技术通过移动厚厚的金属层和芯片后面的颠簸并通过硅尺度嵌入硅孔（Nano-TSV），从而提高了电源的效率。这项技术的ISO功耗提高了4％，并且可能将标准单位使用增加5％至10％。支持这两种主要技术，英特尔18A将实现Chipang的性能，可以显着提高能源，密度和能源效率。因此，与英特尔3工艺过程相比，预计英特尔18A的每瓦的性能将增加15％，而chip密度预计将增加30％。这些改进不仅为自己的英特尔产品提供了强大的绩效支持，而且还将为许多领域的未来创新应用奠定坚实的技术基础。除了今年年底交付的英特尔18A外，宣布了这次英特尔18A图表会议的最令人惊讶的事情，包括英特尔18A-P，Intel 18A-PT，Intel 14A，Intel 14A-E等。多亏了Intel 18A-P与Intel 18A设计规则的兼容性，IP和EDA合作伙伴开始为该进化节点提供相应的支持。 Intel 18A-PT是Intel 18A Evolution的另一个版本，该版本是基于提高性能和能源的发展intel18a-p的效率。英特尔18A-PT可以通过FoveroSdirect 3D高级包装技术连接到顶层芯片，混合键互连间距少于5微米。基于16纳米成熟铸造工艺的第一批英特尔批量产品也进入了晶圆厂的制造。此过程的当前主要合作伙伴是Mediatek。此外，英特尔铸造厂还与主要客户讨论了12纳米节点以及与UMC合作开发的进化版本。 ·到2035年结束，全球芯片铸造业务量表预计将达到7000亿美元。人工智能领域的需求仅是在2030年推动超过20％的增长。面临着升级工业规模和增长的加速，英特尔OEM，具有先进的流程和先进的包装技术，律师在未来十年内调查了巨大的发展机会和挑战。如何建立更强大的生态系统BASED制造强度以及如何更好地使用先进包装来增强高级流程将是Intel OEM面临的主要问题。现在看来，如果是英特尔铸造厂的全球布局，丰富的包装技术组合，新的英特尔流程技术路线图，突破性技术的先进过程或为生态伙伴建造值得信赖的潘多奇人服务，它表明英特尔准备应对挑战和机会。